SDRAM (Synchronous Dynamic Random-Access Memory)
　　SDRAM的工作原理，实际上，它内部包括了许多存储单元阵列，以及输入/输出缓存和电源/刷新电路，最后一个单元(电源/刷新电路)和我们下面的描述没有关系。它的三个子系统(存储单元阵列，输入/输出缓存)都以相同的频率工作，这就是它为什么称为同步内存的原因。举例来说，一个100MHz，64位总线宽度的SDRAM，内存的数据通过I/O缓存然后到达内存控制器。这个内存模组就是我们所熟知的PC100内存，它的带宽为800MB/s(100MHz×8 bytes或64 bits)，每个时钟周期传输一次数据，它在时钟的上升沿传输数据。 　　
　　如果以实际的数字来衡量，SDRAM内部的存储阵列的总线是32位，工作频率为100MHz，缓存到外部控制器的总线也是32位，工作频率100MHz。这里数据流没什么改变，内部和外部总线宽度与频率都没有变化，SDRAM模组通过同步读取两颗芯片达到64位的带宽。

　　从SDRAM开始，内存就可以和时钟同步，最初的SDRAM采用了管线架构(Pipeline architecture)，首先是地址信号(Add)和时钟(CLK)同步，地址信号经过译码选取内存队列中相应的单元，内存队列中选中的数据通过内部数据总线输出到信号放大电路。SDRAM的信号输出部分也是和时钟信号同步的，这就好象一条连续的管线一样。由于全部操作都和时钟同步，因此也叫同步内存。

　　DDR (Double Data Rate SDRAM)
　　DDR之所以叫这个名字，是因为它能够以相同频率SDRAM的两倍来传输数据，也就是说，每时钟周期传输两次数据，它在时钟信号的上升沿和下降沿传输数据。但是加倍的数据从何而来，设计人员使用了一个小小的诡计：内存的存储单元工作在相同的时钟频率下，但是内部总线加宽，以这种方式推进内存模组的速度。换句话说，从内部阵列到缓存之间的总线宽度是外部总线(buffer到控制器)的两倍，结果就使得缓存到控制器的数据传输率达到内部存储单元工作频率的两倍。也就是说，存储单元使用一个很宽但较慢的总线，但是当数据传输到控制器时使用了一个较窄但是快速的总线。

　　DDR内部的存储阵列通过一条64位，100MHz的总线连接I/O缓存(或者叫信号放大器)，但是数据到内存控制器需要两次通过32位的总线。换句话说，每时钟周期传输两次数据，分别通过时钟的上升沿和下降沿传输信号。结果就是，数据传输率是内部存储阵列频率的两倍。我们可以描绘一个明显的场景：数据流慢慢通过宽的管道，然后进入一个狭窄的管道，但是流动的速度更快。DDR内存模组也是64位，模组上的两颗芯片同步读写。

　　这样的内存被称为DDR200(通过数据传输率来命名)或者称为PC1600。实际上，内部的DRAM存储单元在DDR266内存中的工作频率是133MHz，在DDR333中，存储阵列的工作频率是166MHz，DDR400中的存储阵列工作频率是200MHz，目前最快的DDR SDRAM的频率(这里不包括那些超频的内存)达到了550MHz，它的内部阵列工作频率达到275MHz，这个频率已经很难再继续提高。此时，就需要一个新的内存标准可以在今后一段时间内保证内存频率和性能可以稳定的提高。

　　DDR2
　　DDR2的特性和DDR一样，它的内部存储阵列到I/O缓存之间通过一条宽敞的64位，100MHz总线，但是数据从缓存传输到外部控制器通过一条快速而狭窄的总线(16位，200MHz)，外部总线仍然使用双倍传输数据的策略，我们得到的数据传输率为400MHz。因此，64位模组需要同时使用4个段(banks)。这个内存模组被称为DDR2-400，它的标记方法和DDR内存相同，都是以内存的数据传输率来标识。

　　因此，以同样100MHz频率工作的DRAM存储单元，我们使用不同的内存模组宽度，得到不同的内存带宽，SDRAM是800MB/s，DDR SDRAM是1600MB/s，DDR2 SDRAM则达到了3200MB/s的数据传输率！由于多路复用技术，内存模组通过同时使用低速的内存阵列可以达到高带宽。

　　DDR采用了2位预取(2-bit prefetch)，也就是2：1的数据预取，2bit预取架构允许内部的队列(column)工作频率仅仅为外部数据传输频率的一半。在SDRAM中数据传输率完全参考时钟信号，因此数据传输率和时钟频率一样。DDR2采了4位预取(4-bit prefetch)，这就是DDR2提高数据传输率的关键，可以在不提高内部存储阵列频率的情况下提高数据输出带宽，未来的DDR3还有现在的RDRAM采用了8位数据预取。
　　相对于SDRAM，DDR扩展了原来SDRAM的设计。由于2bit Prefetch架构可以同存取两个bank的数据，使内部数据总线的带宽提高两倍，因此在内存的输出端可以在时钟信号的上升延和下降延传输数据，DDR的数据传输率是实际工作频率的两倍。DDR2通过使用4-bit预取架构来提高数据传输率，降低对内部bank频率的要求。采用4-bit prefetch架构使DDR2仅能使用两种数据突发传输长度(burst length)，BL=4或BL=8。这个比较容易理解，因为DDR2一次存取4bit数据，所以数据突发长度也就成了4或8。

　　DDR2内存将使用240pin的模组，但是它的长度(内存条长度)和现在184pin的DIMM一样，也就是说DDR2模组的pin之间更加紧密了。模组的特性可以让它适应更高的工作频率，而且，模组还能容纳更高容量的内存颗粒。DDR2模组的优势是明显的，但也不能忽视它的缺点：首先，它在相同时钟速率接口上使用了更高的工作频率，第二，写延迟被增加了。第三，内存的价格会更加昂贵，因为在封装上的成本增加了许多，DDR和DDR2的其它区别参见下表：

　　DDR内存家族的未来发展趋势(下表由VR-Zone总结)。从中可以了解到DDR-Ⅱ与DDR-Ⅲ的未来发展日程与可能的规格。显然DDR-Ⅲ采用类似RDRAM的8bit预取设计，核心频率将是I/O频率的1/8。目前DDR-Ⅲ还在初步讨论中，谨供参考。

DDR内存家族的未来发展趋势